-
-
Hardware Design
Transfer DSW beschikt over een eigen elektronica laboratorium met een ESD-veilige werkomgeving en test- en meetapparatuur.
-
-
-
PCB Testing
Door een structurele test gebaseerd op boundaryscan te combineren met een pennenbed is een zeer testdekking te halen.
-
-
-
Software Design
Transfer DSW B.V. heeft ervaring met het ontwikkelen van embedded software. Dit doen we voor onze eigen ontwikkeling en voor derden.
-
-
-
Authorized Application Providers (A.A.P)
Transfer DSW B.V. is door JTAG Technologies aangewezen als een van de Authorized Application Providers (A.A.P).
-
-
Trainingen bekijk volledige agenda
-
-
27 jan 2025
-
Intel® Quartus® Prime Software: Timing Analysis with Timing Analyzer
Tijdens deze training leert u een design te begrenzen en te analyseren voor timing m.b.v. de timing analyzer in de Intel® Quartus® Prime Software.Inschrijven
-
-
-
03 feb 2025
-
Introductie tot VHDL
Deze training biedt een degelijke basis voor het gebruik van VHDL i.v.m. het ontwerp van complexe digitale ontwerpen.Inschrijven
-
-
-
04 feb 2025
-
Geavanceerde VHDL Ontwerptechnieken
Tijdens de training wordt de basiskennis opgefrist en zullen nieuwe aspecten van VHDL aan de orde komen.Inschrijven
-
-
-
05 feb 2025
-
Intel® Quartus® Prime Software: Foundation
De cursist leert hoe m.b.v. de Intel® Quartus® Prime software een FPGA of CPLD ontwerp kan worden ontwikkeld.Inschrijven
-
-
-
06 feb 2025
-
Introductie tot de Platform Designer Systeemintegratie Tool (Qsys)
Deze training leert u hoe u snel designs maakt voor Intel® FPGA's met gebruik van Platform Designer system integration tool (voorheen bekend als Qsys).Inschrijven
-
-
-
11 feb 2025
-
Ontwerpen met de Nios® II processor
Deze training leert u een Nios® II 32-bit microprocessor soft core te integreren in uw FPGA design.Inschrijven
-
-
-
18 feb 2025
-
Intel® Quartus® Prime Software: Timing Analysis with Timing Analyzer
Tijdens deze training leert u een design te begrenzen en te analyseren voor timing m.b.v. de timing analyzer in de Intel® Quartus® Prime Software.Inschrijven
-
-
-
19 feb 2025
-
Designing with an ARM-based SoC
In deze training leert u een ARM® Cortex®-A9 Hard Processor System (HPS) te integreren in uw Cyclone® V, Arria® V, & Arria 10 SoCs.Inschrijven
-
-
-
03 mrt 2025
-
Introductie tot VHDL
Deze training biedt een degelijke basis voor het gebruik van VHDL i.v.m. het ontwerp van complexe digitale ontwerpen.Inschrijven
-
-
-
04 mrt 2025
-
Geavanceerde VHDL Ontwerptechnieken
Tijdens de training wordt de basiskennis opgefrist en zullen nieuwe aspecten van VHDL aan de orde komen.Inschrijven
-
-
-
05 mrt 2025
-
Introductie tot de Platform Designer Systeemintegratie Tool (Qsys)
Deze training leert u hoe u snel designs maakt voor Intel® FPGA's met gebruik van Platform Designer system integration tool (voorheen bekend als Qsys).Inschrijven
-
-
-
06 mrt 2025
-
Intel® Quartus® Prime Software: Foundation
De cursist leert hoe m.b.v. de Intel® Quartus® Prime software een FPGA of CPLD ontwerp kan worden ontwikkeld.Inschrijven
-
-
-
10 mrt 2025
-
Ontwerpen met de Nios® II processor
Deze training leert u een Nios® II 32-bit microprocessor soft core te integreren in uw FPGA design.Inschrijven
-
-
-
12 mrt 2025
-
Intel® Quartus® Prime Software: Timing Analysis with Timing Analyzer
Tijdens deze training leert u een design te begrenzen en te analyseren voor timing m.b.v. de timing analyzer in de Intel® Quartus® Prime Software.Inschrijven
-
-
-
07 apr 2025
-
Introductie tot VHDL
Deze training biedt een degelijke basis voor het gebruik van VHDL i.v.m. het ontwerp van complexe digitale ontwerpen.Inschrijven
-
-
-
08 apr 2025
-
Geavanceerde VHDL Ontwerptechnieken
Tijdens de training wordt de basiskennis opgefrist en zullen nieuwe aspecten van VHDL aan de orde komen.Inschrijven
-
-
-
09 apr 2025
-
Intel® Quartus® Prime Software: Foundation
De cursist leert hoe m.b.v. de Intel® Quartus® Prime software een FPGA of CPLD ontwerp kan worden ontwikkeld.Inschrijven
-
-
-
10 apr 2025
-
Introductie tot de Platform Designer Systeemintegratie Tool (Qsys)
Deze training leert u hoe u snel designs maakt voor Intel® FPGA's met gebruik van Platform Designer system integration tool (voorheen bekend als Qsys).Inschrijven
-
-
-
14 apr 2025
-
Ontwerpen met de Nios® II processor
Deze training leert u een Nios® II 32-bit microprocessor soft core te integreren in uw FPGA design.Inschrijven
-
-
-
17 apr 2025
-
Intel® Quartus® Prime Software: Timing Analysis with Timing Analyzer
Tijdens deze training leert u een design te begrenzen en te analyseren voor timing m.b.v. de timing analyzer in de Intel® Quartus® Prime Software.Inschrijven
-
-
-
12 mei 2025
-
Introductie tot VHDL
Deze training biedt een degelijke basis voor het gebruik van VHDL i.v.m. het ontwerp van complexe digitale ontwerpen.Inschrijven
-
-
-
13 mei 2025
-
Geavanceerde VHDL Ontwerptechnieken
Tijdens de training wordt de basiskennis opgefrist en zullen nieuwe aspecten van VHDL aan de orde komen.Inschrijven
-
-
-
14 mei 2025
-
Intel® Quartus® Prime Software: Foundation
De cursist leert hoe m.b.v. de Intel® Quartus® Prime software een FPGA of CPLD ontwerp kan worden ontwikkeld.Inschrijven
-
-
-
19 mei 2025
-
Introductie tot de Platform Designer Systeemintegratie Tool (Qsys)
Deze training leert u hoe u snel designs maakt voor Intel® FPGA's met gebruik van Platform Designer system integration tool (voorheen bekend als Qsys).Inschrijven
-
-
-
20 mei 2025
-
Ontwerpen met de Nios® II processor
Deze training leert u een Nios® II 32-bit microprocessor soft core te integreren in uw FPGA design.Inschrijven
-
-
-
27 mei 2025
-
Intel® Quartus® Prime Software: Timing Analysis with Timing Analyzer
Tijdens deze training leert u een design te begrenzen en te analyseren voor timing m.b.v. de timing analyzer in de Intel® Quartus® Prime Software.Inschrijven
-